一个FPGA实现的八人抢答器

该抢答器使用VHDL语言编写，能实现：（1）能够进行多路抢答，抢答台数为8.（2）能够在抢答开始后进行20秒倒计时，20秒倒计时后无人抢答则显示超时，并报警。（3）能显示超前抢答台号并显示犯规警报。（4）系统复位后进入抢答状态，当有一路抢答按键按下，那么该路抢答信号将其余各路抢答信号封锁，同时铃声响起，直至该路按键松开，显示牌显示该路抢答台号。