XilinxBasy2板子动态显示译码加计数器VerilogHDL程序

Name: XilinxBasy2板子动态显示译码加计数器VerilogHDL程序
Rating: 4.5 (52 reviews)
Author: xds69685

上传者：xds69685 2019-05-16 06:17:58上传 RAR文件 3.72MB 热度 52次

VerilogHDL计数器加数码管动态显示程序。数电作业，自己编写的。

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

XilinxBasy2板子动态显示译码加计数器VerilogHDL程序

VerilogHDL计数器加数码管动态显示程序。数电作业，自己编写的。

大小：0B | 2019-05-16 06:17:58
日15-增加计数器（平台关注量计数动态显示）

日15-增加计数器（平台关注量计数动态显示）

大小：2.28KB | 2024-04-20 22:56:28
通过计数器动态显示时间汇编程序

汇编语言写的显示时间，通过计数器发送中断来动态显示时间

大小：3KB | 2020-07-17 20:26:47
数码管动态显示计数器矩阵键盘

89c51单片机数码管动态显示计数器矩阵键盘

大小：0B | 2019-07-27 05:13:08
VerilogHDL同步加减计数器

VerilogHDL时序逻辑电路设计同步加减计数器

大小：0B | 2019-05-13 05:31:48
verilogHDL语言计数器设计

本PPT描述了verilogHDL语言中计数器的设计方法：包括基本同步计数器、带复位端口的计数器和带...

大小：0B | 2019-05-15 14:36:14
添加计数器模块.PcbDoc

关于xs128的主板加了计数器模块,希望大家指教,没有连线

大小：117KB | 2020-08-23 02:19:22
0到99十进制显示译码计数器

0到99十进制显示译码计数器.dsn

大小：0B | 2019-06-04 21:26:31
频率计外部中断加计数器

用51的T0、INT0分别做定时器和计数器测回来的频率在数码管上显示

大小：0B | 2018-12-28 11:52:03
VC++ 计数器加计算器代码

基于VC++平台的MFC程序，编写了一个计数器和计算器在一个界面的对话框。

大小：0B | 2019-05-28 15:49:39
频率计定时器加计数器

用51的T0、T1分别做定时器和计数器测回来的频率在数码管上显示

大小：0B | 2019-05-15 04:59:59
计数器CD40192在这里被接成加计数器

绍了计数器CD40192在这里被接成加计数器的使用方法

大小：32KB | 2020-09-29 06:56:56
51单片机计数器，数码管动态显示的汇编代码

大小：0B | 2018-12-09 03:07:56
Android计数器动态更改屏幕上显示

本程序是我写的Android计数器（动态更改屏幕上显示）的一个小程序。大家都知道，在Android中...

大小：0B | 2018-12-20 04:09:52
数字显示计数器

数字显示计数器，它由计数器、脉冲发射器、译码器、数码显示器、印刷线路板和接插件组成

大小：0B | 2019-09-06 02:52:22
十位同步复位计数器的verilogHDL程序

带有reset,load的同步复位计数器，模为十.

大小：0B | 2019-04-27 04:38:33