浮点数转定点数Verilog 上传者：syj87224 2019-05-15 13:58:27上传 TXT文件 1.61KB 热度 74次 浮点数转定点数FPGAVerilog 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-05-15 13:58:27 这代码肯定是不能硬件实现的，阻塞赋值和非阻塞赋值也用错了 码姐姐匿名网友 2019-05-15 13:58:27 还可以有参考价值 码姐姐匿名网友 2019-05-15 13:58:27 写的不是太好，浮点数也没有什么规范 码姐姐匿名网友 2019-05-15 13:58:27 很有参考价值 发表评论 syj87224 资源：1 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
这代码肯定是不能硬件实现的，阻塞赋值和非阻塞赋值也用错了
还可以有参考价值
写的不是太好，浮点数也没有什么规范
很有参考价值