基于FPGA单精度浮点乘法器的设计实现与测试

Name: 基于FPGA单精度浮点乘法器的设计实现与测试
Rating: 4.5 (46 reviews)
Author: baidu_73862736

上传者：baidu_73862736 2019-05-15 13:58:18上传 PDF文件 256.35KB 热度 46次

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

: 码姐姐匿名网友 2019-05-15 13:58:18

又是一篇论文，网上有一大把，没意思

基于FPGA单精度浮点乘法器的设计实现与测试

基于FPGA单精度浮点乘法器的设计实现与测试

大小：0B | 2019-05-15 13:58:18
32位单精度浮点乘法器的FPGA实现

32位单精度浮点乘法器的FPGA实现

大小：0B | 2019-09-07 08:37:43
基于FPGA的单精度浮点数乘法器设计

大小：245.10 KB | 2022-07-16 00:25:39
Verilog HDL实现单精度浮点乘法器

舍入过程中可以使用直接choping和就近舍入,考虑可就近舍入过程中引起尾码加一导致阶码增加的情况。...

大小：7.18MB | 2020-12-11 08:18:53
基于FPGA的流水线单精度浮点数乘法器设计

针对现有的采用Booth算法与华莱士(Wallace)树结构设计的浮点乘法器运算速度慢、布局布线复杂...

大小：792KB | 2020-10-27 16:44:14
基于FPGA的单精度浮点数乘法器设计mar2010.pdf

基于FPGA的单精度浮点数乘法器设计

大小：0B | 2019-05-28 01:20:32
EDA PLD中的32位单精度浮点乘法器的FPGA实现

摘要: 采用Verilog HDL语言, 在FPGA上实现了32位单精度浮点乘法器的设计, 通过采...

大小：159KB | 2020-12-22 00:53:33
改进的Booth算法单精度浮点乘法器源码

Verilog源代码，自带testbench，可用synopsys直接综合，或者自己testbenc...

大小：0B | 2019-06-03 21:33:08
单精度浮点加法器的FPGA实现

在FPGA上实现单精度浮点加法器的设计,通过分析实数的IEEE 754表示形式和IEEE 754单精...

大小：66KB | 2020-08-08 13:05:22
FPGA浮点乘法器源码

verilog语言写的FPGA内部实现硬件浮点乘法器的源码，两个时钟周期完成一次浮点乘法运算，里面调...

大小：0B | 2019-05-07 06:43:17
浮点数乘法器的FPGA实现

讲述了如何在FPGA开发板上开发带有浮点数的乘法器

大小：0B | 2019-05-07 06:42:37
浮点乘法器

浮点乘法器相关介绍，全是英文的哦！基于FPGA浮点乘法器的设置，有兴趣的看看

大小：0B | 2019-05-15 13:58:28
基于FPGA的高速流水线浮点乘法器设计与实现

设计了一种支持IEEE754浮点标准的32位高速流水线结构浮点乘法器。该乘法器采用新型的基4布思算法...

大小：407KB | 2020-08-08 13:05:31
32位单浮点乘法器的FPGA实现

摘要: 采用Verilog HDL语言, 在FPGA上实现了32位单精度浮点乘法器的设计, 通过采...

大小：187KB | 2021-02-23 22:38:48
fpga乘法器设计

这是乘法器的一种思路.运用了华莱士树的算法,并且有booth算法作为补充,是一种高效可靠的乘法器思路...

大小：0B | 2019-05-16 06:13:52
FPGA乘法器设计

大小：0B | 2019-02-17 00:03:28