VerilogHDL代码格式器V1.2 上传者：buyeyaotian 2019-05-15 08:50:54上传 RAR文件 511.58KB 热度 34次 这是一款Verilog代码格式化工具.用于代码格式美化。您可以根据自己的VerilogHDL格式需求，在右侧控制面板中进行控制，左侧即时显示出当前设置的格式。是一款好用的VerilogHDL代码格式工具。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-05-15 08:50:54 这种垃圾工具也要收6个积分。。。。根本没什么效果 码姐姐匿名网友 2019-05-15 08:50:54 不是很好用，要注册 码姐姐匿名网友 2019-05-15 08:50:54 不是很好用，还是用align辅助对齐一下吧。 码姐姐匿名网友 2019-05-15 08:50:54 这个是集成istyle的 一个学生能写成这样不错了 还骂 码姐姐匿名网友 2019-05-15 08:50:54 不是插件，没有想象的好，但是还是谢谢LZ 发表评论 buyeyaotian 资源：1 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
这种垃圾工具也要收6个积分。。。。根本没什么效果
不是很好用，要注册
不是很好用，还是用align辅助对齐一下吧。
这个是集成istyle的 一个学生能写成这样不错了 还骂
不是插件，没有想象的好，但是还是谢谢LZ