基于ASIC/FPGA的RTL设计 上传者:希哲 2019-05-14 01:08:52上传 PPT文件 882.5KB 热度 50次 详细讲解了RegisterTransferLevel设计建模,datapath+controller,设计注意点等。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论