高速缓存(Cache)的Verilog代码 上传者：ybch74473 2019-05-13 18:01:13上传 ZIP文件 6.49KB 热度 84次 该工程包含数据缓存D_Cache和指令缓存I_Cache的Verilog代码和仿真文件，Cache的详细技术参数包含在.v文件的注释中。直接相连16KBD_CacheCache写策略：写回法+写分配(二路)组相连16KBI_CacheCache替换策略:LRUI_Cache的工作就是在cpu需要指令时将指令从主存中搬进I_Cache，再传给CPU，而D_Cache在解决数据读外，还要注意数据写入的问题。本工程可以与arm.v中的arm核协同工作，主存使用dram_ctrl_sim。 下载地址 用户评论 更多下载
好资源，不错不错
不错的资料，可以参考。
很有条理，具有很好的参考价值
这个真的非常好,借鉴意义蛮大.
参考一下，看看硬件怎么做的。
代码清晰，感觉还不错
跟我们的工程好像
貌似缺点文件，比如arm.v 。。。