反相器链缓冲器级数和尺寸优化，D触发器设计及输出延时优化

Name: 反相器链缓冲器级数和尺寸优化，D触发器设计及输出延时优化
Rating: 4.5 (38 reviews)
Author: minmin886820

上传者：minmin886820 2019-05-13 10:29:54上传 DOC文件 1.41MB 热度 38次

VLSI设计和优化问题，包括两个内容：反相器链缓冲器级数和尺寸优化，D触发器设计及输出延时优化。使用hspice网格形式设计优化，文档内代码可直接使用。

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

: 码姐姐匿名网友 2019-05-13 10:29:54

没多大用处

: 码姐姐匿名网友 2019-05-13 10:29:54

很简单，已成功实现了！谢谢！

: 码姐姐匿名网友 2019-05-13 10:29:54

实验报告，用处不大

反相器链缓冲器级数和尺寸优化D触发器设计及输出延时优化

VLSI设计和优化问题，包括两个内容：反相器链缓冲器级数和尺寸优化，D触发器设计及输出延时优化。使用...

大小：0B | 2019-05-13 10:29:54
反相器设计

大小：0B | 2019-01-07 22:55:08
锁存器触发器寄存器和缓冲器的区别

大小：0B | 2019-01-07 22:53:34
JK触发器及D触发器构成计数型触发器

大小：0B | 2019-02-25 01:35:39
coms反相器设计

coms反相器设计，包括电路图和版图.

大小：0B | 2019-09-14 18:06:22
CN202010575350反相输出动态D触发器.pdf

反相输出动态D触发器

大小：740KB | 2021-04-27 16:31:01
D触发器设计

大小：0B | 2019-01-20 20:02:12
RS触发器D触发器JK触发器.docx

1．验证基本RS触发器门控D触发器边沿JK触发器的逻辑功能2．熟悉常用触发器的使用方法

大小：510.2KB | 2022-12-29 16:11:39
CMOS反相器版图设计

L-Edit软件使用方法。利用tanner中的L-Edit软件进行CMOS反相器设计。

大小：0B | 2019-05-13 10:29:45
RS触发器和SR触发器

详细讲解了rs触发器的原因。RS触发器和SR触发器

大小：0B | 2018-12-24 22:11:10
JK触发器D触发器比较器verilog

verilog编写的关于JK触发器D触发器和比较器的源程序模块和测试程序模块

大小：0B | 2019-05-13 06:00:25
D触发器原理D触发器电路图

D触发器原理-D触发器电路图

大小：0B | 2019-07-12 21:16:49
反相器电路版图及特性

反相器电路版图及特性

大小：2.57MB | 2020-07-27 04:26:07
用CMOS反相器构成的施密特触发器实验电路multisim源文件

用CMOS反相器构成的施密特触发器实验电路multisim源文件,multisim10及以上版本可以...

大小：38KB | 2020-12-19 17:15:50
MOS管反相器

云南大学信息学院电子信息科学与技术专业课程,集成电路课件,第三章MOS管反相器相关介绍

大小：534KB | 2021-04-17 16:34:07
三八译码器及D触发器

本设计主要利用VHDL进行三八译码器和D触发器的可编程程序设计，利用MAX+plusⅡ进行程序模拟仿...

大小：0B | 2019-06-03 16:47:35