反相器链缓冲器级数和尺寸优化，D触发器设计及输出延时优化 上传者：minmin886820 2019-05-13 10:29:54上传 DOC文件 1.41MB 热度 29次 VLSI设计和优化问题，包括两个内容：反相器链缓冲器级数和尺寸优化，D触发器设计及输出延时优化。使用hspice网格形式设计优化，文档内代码可直接使用。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-05-13 10:29:54 没多大用处 码姐姐匿名网友 2019-05-13 10:29:54 很简单，已成功实现了！谢谢！ 码姐姐匿名网友 2019-05-13 10:29:54 实验报告，用处不大 发表评论 minmin886820 资源：9 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
没多大用处
很简单，已成功实现了！谢谢！
实验报告，用处不大