夏宇闻老师VerilogHDL入门+数字设计与综合+数字系统设计教程

VerilogHDL是一种硬件描述语言（HDL:HardwareDescriptionLanguage），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。资源包括夏宇闻老师三部Verilog经典著作，可满足不同阶段Verilog学习需求。