基于VHDL的I_2C总线IP核的设计

Name: 基于VHDL的I_2C总线IP核的设计
Rating: 4.5 (46 reviews)
Author: Chang_T

上传者：Chang_T 2019-05-04 19:49:32上传 PDF文件 266.87KB 热度 46次

基于VHDL的I_2C总线IP核的设计简述了I℃总线的特点;并详细描述了一种在FPGA中实现广C总线IP核的设计方法;最后给出护C总线IP核在主模式下的收发数据仿真时序图以及实现结

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

基于VHDL的I_2C总线IP核的设计

基于VHDL的I_2C总线IP核的设计简述了I℃总线的特点;并详细描述了一种在FPGA中实现广C总线...

大小：0B | 2019-05-04 19:49:32
基于VHDL的I2C总线控制核设计

基于VHDL的I2C总线控制核设计，采用Altera公司的FPGA。

大小：0B | 2019-05-22 18:46:29
基于FPGA的I_2C总线控制器的设计

Design of I_2C Bus Controller Based on FPGA

大小：0B | 2019-06-24 03:04:47
I_2C总线串行通信的原理及应用

I_2C总线串行通信的原理及应用,能够清晰的了解i2c的相关知识

大小：0B | 2018-12-27 04:23:11
嵌入式系统ARM技术中的基于VHDL的I2C总线控制核设计

摘要:从状态机的角度,介绍一种I2C控制核的VHDL设计方法。将其嵌入到FPGA中,用于实现与TMS...

大小：104KB | 2020-12-12 20:58:50
基于Wishbone总线的UART IP核设计

绍了一种基于Wishbone总线的UART IP核的设计方法。该设计采用了自顶向下的模块化划分和有限...

大小：88KB | 2020-08-12 09:04:23
基于vhdl的UART的ip核

基于vhdl的UART的ip核,带16字节的fifo,好用!

大小：0B | 2019-05-31 22:29:04
基于NIOS的I_2C总线接口芯片AT24C16读写的实现

基于NIOS的I_2C总线接口芯片AT24C16读写的实现

大小：0B | 2019-05-04 19:50:15
基于Wishbone总线的UART IP核的设计

随着集成电路与嵌入式技术的发展与广泛应用,许多嵌入式系统都需要进行串行通信,因此在片上嵌入式系统芯片...

大小：277KB | 2020-10-27 12:45:55
基于VHDL的I2C总线控制器

为便于查找该路径中的文件名以中文命名，需改为纯英文即可调试仿真!

大小：0B | 2019-06-05 13:15:33
基于VHDL的8051ip核

这是一个基于VHDL的8051ip核,本来是很好的资料,但是我学的verilog,没时间翻译

大小：751KB | 2020-08-09 02:46:59
基于FPGA的PCI总线IP核设计.pdf

FPGA-based PCI bus IP core design.pdf

大小：0B | 2019-06-24 03:03:49
基于FSL总线的UART外设IP核设计

绍基于MicroBlaze的SOPC系统中FSL总线的结构特点，并对FSL总线和OPB总线加以比较；...

大小：87KB | 2020-07-24 18:43:24
I2C器件接口IP核的CPLD设计

由于CPLD数字设计结构化的趋势,将出现针对CPLD不同层次的IP(Intellectual Pro...

大小：103KB | 2020-11-08 15:42:35
Intel SoC处理器的I2C总线IP核设计与应用

Intel SoC处理器E6x5C系列产品,作为多芯片的封装芯片,具有出色的灵活性。本文基于该处理器...

大小：94KB | 2020-08-05 01:14:13
基于VHDL的I2C设计源码

大小：0B | 2019-02-25 06:46:34