用verilog语言实现的定时器 上传者：sxdtgantou 2019-05-02 12:34:12上传 QPF文件 897B 热度 37次 这是基于verilog设计的定时器程序，具有在GW48实验板显示时、分、秒功能的倒计时定时器。具有设定初始值、进入倒计时状态、停止当前倒计时状态和清零的功能。本人是初学者，可能程序还有很多繁琐且需要改进的地方，欢迎提意见，相互进步。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-05-02 12:34:12 挺好的 谢谢 辛苦了 码姐姐匿名网友 2019-05-02 12:34:12 非常的棒！！！ 发表评论 sxdtgantou 资源：3 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
挺好的 谢谢 辛苦了
非常的棒！！！