串并转化verilog 上传者：萧风樱落 2019-05-02 03:41:23上传 RAR文件 158KB 热度 36次 利用verilog语言编写的串并转换模块，已经经过验证通过。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-05-02 03:41:23 仿真验证正确，多谢楼主！！ 码姐姐匿名网友 2019-05-02 03:41:23 可以用，多谢了 码姐姐匿名网友 2019-05-02 03:41:23 可以用，谢谢。 码姐姐匿名网友 2019-05-02 03:41:23 效果验证通过，可以下载，谢谢分享 发表评论 萧风樱落 资源：6 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
仿真验证正确，多谢楼主！！
可以用，多谢了
可以用，谢谢。
效果验证通过，可以下载，谢谢分享