数字钟设计1224转化

Name: 数字钟设计1224转化
Rating: 4.5 (26 reviews)
Author: lionstudio

上传者：lionstudio 2019-04-29 01:41:25上传 ZIP文件 4.22MB 热度 26次

课程设计数字钟设计1224转化endvhdl基于FPGA

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

数字钟设计1224转化

课程设计数字钟设计1224转化endvhdl基于FPGA

大小：0B | 2019-04-29 01:41:25
数字钟EDA数字钟数字钟

很好数字钟数字钟数字数字钟我说的是多少是多少所得税是少数的是是受到是所得税

大小：0B | 2020-01-05 05:09:02
数字钟设计

大小：0B | 2019-01-17 05:52:32
数字钟设计代码

数字钟的基本功能，verilog语言实现。

大小：0B | 2020-03-14 00:11:01
数字钟设计文档

数字电子钟的详细设计说明文档，来自于课程设计。

大小：0B | 2019-04-29 09:35:30
EDA数字钟设计

数字钟课程设计，系统设计采用自顶向下设计方法,由时钟分频部分、计时部分、按键部分调时部分和显示部分五...

大小：0B | 2019-04-30 12:25:16
数字钟设计文件

数字钟设计用译码器74LS161跟555定时器

大小：0B | 2019-05-15 03:01:02
数字钟设计ewb

基于ewb版的简易数字钟设计，基本数字钟，闹钟，整点报时，秒表，校准，星期，功能切换

大小：0B | 2018-12-26 01:23:58
数字钟设计EDA

南京理工大学电工电子综合实验，数字计时器设计实验报告

大小：0B | 2019-04-30 12:24:33
VHDL数字钟设计

大小：0B | 2019-01-08 15:39:58
简易数字钟设计

这是一个用stc12c5a系列的芯片设计的时钟，他包含着一般的计时功能，还有秒表功能，还有断电后能保...

大小：47KB | 2020-07-17 18:28:15
数字钟设计报告

大小：0B | 2019-03-08 06:04:53
数字钟Verilog设计

大小：0B | 2019-03-12 19:34:03
简易数字钟实验报告含1224进制转换扩展

基于FGPA的数字模拟设计，设计要求制作一个简易数字钟，正点会鸣响报时。扩展功能要求可以12~24进...

大小：0B | 2019-07-17 01:14:56
数字钟

大小：0B | 2019-01-06 02:32:36
数字系统设计：数字钟

大小：0B | 2019-01-09 04:53:03