按键计数器+按键去抖（VerilogHDL）

基于Quartus13.0的EDA实验程序，1.设计一个10进制计数器，用七段数码管显示计数器的数值，以开发板上1个按键作为计数器的时钟输入，按键每按动一次，相当于产生“一个时钟脉冲”，观察开关抖动情况。2.设计一个去抖电路，按键信号经去抖以后再作为计数器的时钟输入，观察去抖效果。