源码输入，补码输出的4位加法器verilog 上传者：wqhaxipi288 2018-12-07 10:00:44上传 其他文件 500kb 热度 60次 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2018-12-07 10:00:44 可以不用状态机吗 码姐姐匿名网友 2018-12-07 10:00:44 还行，可以借鉴一下 anxiangJolin 2018-12-07 10:00:44 还没仿真，估计可以用 一笑忘尘 2025-01-06 09:14:41 可以用的代码，不错的，谢谢！ 释迦苦僧 2025-01-10 14:22:20 很好的代码，帮我理解了另一段看不懂的代码。 发表评论
可以不用状态机吗
还行，可以借鉴一下
还没仿真，估计可以用
可以用的代码，不错的，谢谢！
很好的代码，帮我理解了另一段看不懂的代码。