FPGA实现 fir滤波器VHDL源码，本人在altera 芯片验证过（20Mhz时钟），处理速度和时钟同步 上传者：centron 2019-04-17 00:58:48上传 VHD文件 5.2KB 热度 39次 FPGA实现 fir滤波器VHDL源码，本人在altera 芯片验证过（20Mhz时钟），方法笨重，但是处理速度和时钟同步，有意向作者方面研究的可以邮箱（fpga_dsp@qq.com）联系，别忘了注明本人信息，本人在fpga方面有许多信号处理及通信方面的成果，也有不少经验 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-04-17 00:58:48 虽然使用VHDL写的，不过还是不错的，谢了 码姐姐匿名网友 2019-04-17 00:58:48 代码可行，多谢分享！ 码姐姐匿名网友 2019-04-17 00:58:48 东西很不错 就是分太高了 码姐姐匿名网友 2019-04-17 00:58:48 资源还不错，建议尝试下载 发表评论
虽然使用VHDL写的，不过还是不错的，谢了
代码可行，多谢分享！
东西很不错 就是分太高了
资源还不错，建议尝试下载