Verilog 1us计数器

Name: Verilog 1us计数器
Rating: 4.5 (56 reviews)
Author: wangduo94695

上传者：wangduo94695 2019-04-08 21:44:08上传其他文件 500kb 热度 56次

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

Verilog 1us计数器

大小：0B | 2019-04-08 21:44:08
verilog计数器

最简单的入门级verilog程序计数器的写法有很多这只是其中的一种领会思想即可自己编写

大小：0B | 2020-05-13 23:29:24
计数器verilog代码

eda简单的设计，本实例是一个16进制的计数器，适合入门者阅读！

大小：0B | 2018-12-25 14:14:32
Verilog HDL计数器

Verilog HDL 编写的可控的计数器

大小：4KB | 2020-08-29 09:20:24
计数器verilog 代码

大小：0B | 2018-12-08 23:29:23
Verilog 99计数器

大小：0B | 2018-12-09 03:09:19
verilog计数器编码

大小：0B | 2019-01-06 07:26:48
verilog实现计数器设计

大小：0B | 2019-02-18 15:43:23
verilog09999计数器

大小：0B | 2019-01-12 21:45:51
周计数器Verilog设计

用Verilog语言编写的周计数器模块以及测试模块

大小：1KB | 2021-04-27 14:53:08
Verilog模16可逆计数器

Verilog模16可逆计数器

大小：1KB | 2021-04-08 05:52:27
verilog十进制计数器

提供verilog设计十进制计数器源代码及测试代码。

大小：0B | 2019-04-28 11:20:57
16位计数器Verilog实现

此示例已实现。有关更多信息，请咨询我。

大小：276.89KB | 2024-05-01 08:43:28
verilog编写的015计数器

verilog编写的0-15计数器

大小：0B | 2020-05-13 23:29:26
Verilog实现16位计数器

Verilog实现16位计数器(自增\自减\增减三种模式)

大小：0B | 2019-07-27 01:07:14
verilog实现60进制计数器

verilog实现60进制计数器源代码及测试代码

大小：0B | 2019-05-17 06:16:59