uart 源码 (Verilog) 上传者：我们还年轻早得很 2018-12-09 14:57:33上传 RAR文件 10.08KB 热度 70次 使用verilog实现uart功能，可在FPGA或CPLD中实现UART模块，实现串口通信。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2018-12-09 14:57:33 还行吧， 看看而已。 码姐姐匿名网友 2018-12-09 14:57:33 谢谢了，代码很好 码姐姐匿名网友 2018-12-09 14:57:33 謝謝了，正在學習研究中... 发表评论
还行吧， 看看而已。
谢谢了，代码很好
謝謝了，正在學習研究中...