用状态机将并行数据转换为串行发送(VHDL) 上传者：Easybzhong 2018-12-08 23:48:33上传 其他文件 500kb 热度 37次 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2018-12-08 23:48:33 内容不错，但代码很长，要是有详细注释就更好了 码姐姐匿名网友 2018-12-08 23:48:33 代码很长！！ 码姐姐匿名网友 2018-12-08 23:48:33 代码很长，要是有详细注释或者文档对代码结构有介绍就更好了 发表评论 Easybzhong 资源：2 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
内容不错，但代码很长，要是有详细注释就更好了
代码很长！！
代码很长，要是有详细注释或者文档对代码结构有介绍就更好了