FPGA的RS232IP核AlteraVHDL源码 上传者：iamzkn 2019-01-18 03:24:37上传 其他文件 500kb 热度 35次 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-01-18 03:24:37 不错 altera里有做好的 码姐姐匿名网友 2019-01-18 03:24:37 明明是VERILOG源码 请朋友们注意 码姐姐匿名网友 2019-01-18 03:24:37 好像就是大学计划里的核，积分太贵 码姐姐匿名网友 2019-01-18 03:24:37 不错。有些难度 码姐姐匿名网友 2019-01-18 03:24:37 是Verilog的，不是VHDL，比较难懂 码姐姐匿名网友 2019-01-18 03:24:37 有点难，没看明白 码姐姐匿名网友 2019-01-18 03:24:37 看了一下，觉得有点思路了 码姐姐匿名网友 2019-01-18 03:24:37 看了，但是没有使用，觉得还不错 码姐姐匿名网友 2019-01-18 03:24:37 也理解一下RS232的设计 谢谢 码姐姐匿名网友 2019-01-18 03:24:37 看了，对RS232的理解更深了，谢谢分享！ 发表评论 iamzkn 资源：28 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
不错 altera里有做好的
明明是VERILOG源码 请朋友们注意
好像就是大学计划里的核，积分太贵
不错。有些难度
是Verilog的，不是VHDL，比较难懂
有点难，没看明白
看了一下，觉得有点思路了
看了，但是没有使用，觉得还不错
也理解一下RS232的设计 谢谢
看了，对RS232的理解更深了，谢谢分享！