EDA_Verilog_HDL语言

Name: EDA_Verilog_HDL语言
Rating: 4.5 (92 reviews)
Author: 柚子c

上传者：柚子c 2019-12-27 03:15:58上传其他文件 500kb 热度 92次

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

: 码姐姐匿名网友 2018-12-08 12:48:49

效果不错，但是不是我想要的

: 码姐姐匿名网友 2018-12-08 12:48:49

还不错，和126的一样的

EDA_Verilog_HDL语言

大小：0B | 2019-12-27 03:15:58
EDA技术及verilog HDL语言

EDA 技术优势自顶向下设计技术仿真 EDA 设计过程硬件描述语言

大小：0B | 2019-06-21 16:57:31
EDA技术与Verilog HDL

大小：0B | 2018-12-08 10:03:51
verilog hdl语言

veriloghdl语言挺实用的教程

大小：0B | 2019-09-26 03:15:20
Verilog HDL语言

大小：0B | 2018-12-31 11:47:43
EDA实验教程verilog hdl版本

EDA 实验教程,对于入门者非常有用,采用quartus ii 设计

大小：41KB | 2021-05-02 14:25:00
EDA·基础与Verilog HDL实现

EDA设计，VerilogHDL硬件语言基础

大小：0B | 2019-09-06 16:39:54
Verilog HDL语言概述

Verilog HDL 语言具有下述描述能力:设计的行为特性、设计的数据流特性、设计的结构组成以及包...

大小：36KB | 2020-12-11 20:00:46
Verilog HDL语言精

没有分数了,随便上传一个,希望有人下啊!!!!!!!!!!!!!!!!!!!

大小：4.73MB | 2020-09-20 14:40:37
verilog HDL语言课件

清华大学课件；通俗易懂；讲解详细。是学习可编程逻辑语言的完美教程哦

大小：0B | 2019-09-26 03:15:13
EDA/PLD中的Verilog HDL简介

大小：0B | 2020-12-13 05:33:30
EDA PLD中的Verilog HDL简介

Verilog HDL是一种硬件描述语言,用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模...

大小：39KB | 2020-12-13 05:33:30
EDA PLD中的Verilog HDL时延

信号在电路中传输会有传播延时等,如线延时、器件延时。时延就是对延时特性的HDL描述。举例如下:as...

大小：29KB | 2020-12-13 07:57:07
EDA技术Verilog HDL课程考试大纲

《EDA技术》Verilog HDL课程考试大纲，考试复习资料

大小：0B | 2018-12-25 04:18:26
EDA PLD中的Verilog HDL建模概述

在数字电路设计中,数字电路可简单归纳为两种要素:线和器件。线是器件管脚之间的物理连线;器件也可简单归...

大小：65KB | 2020-12-12 21:35:34
EDA PLD中的Verilog HDL简单示例

下面是4-1多路选择电路的门级描述。注意因为实例名是可选的(除用于实例数组情况外),在门实例语句中没...

大小：26KB | 2020-12-13 00:07:32