Verilog signed addition code

用带符号的乘子码，首先得到绝对值，最后保存符号位。

FFTVerilog代码进行了分类设计，还有仿真脚本等文件。