-
正常情况下，ultraedit并不能高亮显示verilog格式的文件。所以需要自己添加verilog...
大小：473KB | 2019-09-28 20:30:08 -
ModelSim+SE+6.5下载及安装步骤详细介绍
大小：573.5KB | 2019-09-06 19:58:54 -
XilinxISE10.1Xilinx.ISE.Design.Suite.v10.1
大小：32.07KB | 2019-09-06 08:06:04 -
高速总线RapidIO协议2.1版本详细介绍RapidIO协议
大小：4.46MB | 2019-05-16 15:30:34 -
大小：0 | 2019-01-18 14:51:59
Ta的上传资源列表