-
从算法设计到硬线逻辑的实现\Verilog HDL设计方法概述
大小：236KB | 2020-07-29 03:59:37 -
从算法设计到硬线逻辑的实现\可综合的VerilogHDL设计实例
大小：703.5KB | 2020-07-29 03:59:32 -
从算法设计到硬线逻辑的实现\基本运算逻辑和它们的Verilog HDL模型
大小：246KB | 2020-07-29 03:59:32 -
从算法设计到硬线逻辑的实现\不同抽象级别的Verilog HDL模型
大小：411KB | 2020-07-29 03:59:31 -
[Multi-function electronic watch]-watch-vhdl
大小：27.03KB | 2019-06-28 01:24:14 -
SOC设计方法与实例，很不错的资料，学习soc必备书籍
大小：4.6MB | 2019-06-04 03:15:17 -
大小：0 | 2019-01-18 11:15:34
-
大小：0 | 2019-01-13 05:57:16
Ta的上传资源列表