-
电子信息及通信工程类进行模拟电路设计时用到的工具
大小：27.27MB | 2020-10-19 08:24:54 -
对VHDL，verilog硬件设计中需要做的所有约束做了一个全面的介绍，包括时序约束，物理约束，管脚...
大小：3.03MB | 2019-09-07 08:36:46 -
从磁盘里打开文件，很基础的东西，适用于初学c的人
大小：380B | 2019-09-05 11:28:00 -
在VHDL设计中，对控制信号的优先级的设计会直接影响到综合出来电路的逻辑层数及电路面积，本文档对控制...
大小：301.06KB | 2019-09-05 03:27:39 -
vs2010下用c#开发的双目视频采集系统，通过C#调用两个摄像头采集视频并合成3D视频实时显示出来...
大小：553.18KB | 2019-06-04 07:21:31 -
用access表格存储每个班学生的出勤状况，学生信息可录入表格，VS2010下用C#开发
大小：166.06KB | 2019-04-30 20:17:44 -
VHDL硬件开发语言的IEEE-93标准，对于想要深入了解VHDL的语法的同学可以下载看一下，全英文...
大小：2.96MB | 2019-04-17 06:24:11 -
大小：0 | 2019-01-10 01:03:26
Ta的上传资源列表