-
面向SoC系统芯片中跨时钟域设计的模型验证-（设计跨时钟域信号等效电路）
大小：613KB | 2019-09-20 21:46:53 -
串行的ＰＣＩｅ接口是第３代Ｉ／Ｏ互连标准，具有高速率和高带宽等特点，克服了传统ＰＣＩ总线在系统带宽、...
大小：957.6KB | 2019-07-09 21:57:58 -
alteraFPGA上电过程，nconfignstatus等信号复位顺序
大小：75.67KB | 2019-07-09 06:54:28 -
System-Verilog-Assertions(SVA)-简介,断言，形式验证
大小：444.7KB | 2019-05-03 16:57:06 -
大小：0 | 2019-01-01 19:34:34
Ta的上传资源列表