-
FPGA 综合实验 always @(posedge clock0 or posedge clr) ...
大小：1.83KB | 2020-07-24 22:19:42 -
4'b0000:y=a;//传递a4'b0001:addersub(a,b,0,y);//加法4'b...
大小：2.68KB | 2019-07-09 02:48:13 -
wireclr,clkp,btnall;wire[3:0]bn;wire[31:0]sw;assig...
大小： | 2019-07-06 09:15:01 -
FPGA入门assignx='h13426034;assignan=~btn;assigns[2]=...
大小：513B | 2019-05-15 03:02:30 -
大小：0 | 2019-01-06 01:39:49
-
FPGA基础 always@(*) if(in_s==0) out=in_a; else out=i...
大小：165B | 2018-12-29 05:13:50
Ta的上传资源列表