-
基于Cadence平台的ASIC设计与研究
大小:2.84MB | 2020-07-17 17:12:30 -
YUV转RGB的verilog代码。实现方法采用查表法,经过验证。
大小:1.63MB | 2019-05-25 04:01:08 -
大小:0 | 2019-03-06 09:44:11
-
本人自己写的报告。包括调试经验、寄存器分析、调试分析及测试分析。是一份比较详细的报告。
大小:714KB | 2018-12-28 21:59:20
Ta的上传资源列表