beifengnanfengyes 这家伙很懒，什么也没写 资源：1 粉丝：0
+关注
Ta的上传资源列表
  • VHDL8位乘法器设计

    完整的实验报告 由8位加法器构成的以时序逻辑方式设计的8位乘法器。其乘法原理是：乘法通过逐项位移相加...

    大小：105.5KB | 2018-12-28 17:25:19