-
高速数字设计，高级ASIC芯片综合技术，gatetoGDSII，ASICDesignFlowTuto...
大小：18.33MB | 2019-09-03 12:26:28 -
大小：0 | 2019-01-11 19:24:56
-
用VHDL语言设计数字钟，可在quartus环境下编译通过，实现计时，报时与重置功能。
大小：69KB | 2018-12-26 01:44:06 -
数字IC物理设计（PR）中的一些经验和解决方法
大小：842.63KB | 2018-12-17 04:22:31
Ta的上传资源列表