-
本设计是基于Verilog的异步FIFO的设计，所需的RAM由IPcore例化而来，不是自己设计的，...
大小：1.68MB | 2019-09-27 22:49:34 -
本设计是采用Verilog设计的同步FIFO，读写位宽为8位。FIFO需要的RAM是由IP core...
大小：425.93KB | 2018-12-09 15:12:28
Ta的上传资源列表