谦谦君子_仁爱非攻 这家伙很懒，什么也没写 资源：3 粉丝：0
+关注
Ta的上传资源列表
  • MINI_PCIE转PCIE_X USB

    见图所示；完整的MINI-PCIE转PCIE_X1的原理图同时也转USB的原理图

    大小：44.49KB | 2019-07-08 12:22:57
  • verilog中使用ram的时序要求

    用verilog编写的ram之间的数据搬移过程适合初学者使用

    大小：27.26MB | 2019-05-31 22:49:58
  • verilog中fifo的使用例程

    使用verilog编写的几个fifo之间进行数据搬移的例程，大家可以看看！

    大小：8.7MB | 2018-12-09 12:33:51