-
同步通信设计（包含文章，工具，程序代码）VHDLveirilog论文
大小：12.11MB | 2020-06-08 21:01:09 -
使用VHDL编写的基于CPLD的位同步提取程序（类似CDR)
大小：1.98KB | 2019-07-27 05:36:19 -
位同步提取资源汇总（包含论文期刊检索的文章以及程序）对于写同步时钟提取，非常有帮助
大小：3.21MB | 2019-07-08 19:49:22 -
sgy数据文件，和网上流传的在MALTAB中sgy文件的处理程序，包含读，写等！
大小：705.65KB | 2019-05-13 21:35:49 -
扰码解码编码代码CPLD论文期刊中文检索
大小：6.3MB | 2019-05-03 14:26:47 -
大小：0 | 2018-12-08 15:50:02
Ta的上传资源列表