Verilog HDL实现单精度浮点乘法器 舍入过程中可以使用直接choping和就近舍入,考虑可就近舍入过程中引起尾码加一导致阶码增加的情况。... 大小：7.18MB | 2020-12-11 08:18:53
