在修改verilog代码时,有时给一个模块添加了新的输入输出,但是由于模块例化层级很多,需要在大量模...

学正则表达式的时候想做点儿什么练习一下,然后写了一个python脚本。用的时候不太方便,就做成了插件...