optimize characterization tables for logic synthesis 应用于数字集成电路综合和时序验证的晶体管延时优化 大小：81KB | 2020-07-20 17:21:04
