湖南工程学院象棋计时设计报告 用FPGA为核心器件,用VHDL为设计手段设计并制作一个用于棋类比赛的计时钟系统，功能要求如下： 1... 大小：261.5KB | 2020-05-29 19:49:02
