杰geg 这家伙很懒，什么也没写 资源：2 粉丝：0
+关注
Ta的上传资源列表
  • VLSI课程实验案列报告

    cadencevirtuoso设计反相器的电路图，版图并通过相应的DRC和LVS；并设计了三种或非门...

    大小：1.29MB | 2020-05-17 23:56:43
  • ARMverilog

    初学者，学习用Verilog编写ARM的流水线处理器，代码和相应的实验报告都有

    大小：11.43MB | 2020-05-15 07:51:02