分时复用结构的CORDIC和改良后的角度重编码CORDIC,已在quartus平台仿真验证,且经过优...

本设计基于超高速硬件描述语言VHDL在Altera公司的实验箱主控板上编程实现，主要由状态机完成对彩...

基于FPGA的可显示数字时钟，设计思路为自底向上，包括三个子模块：时钟模块，进制转换模块，led显示...