zhushanlin 这家伙很懒，什么也没写 资源：2 粉丝：0
+关注
Ta的上传资源列表
  • Phase Lock Loop and Frequency Synthesis

    该书详细阐述了锁相环设计原理以及各种问题的分析, 是一本锁相环方面提高的优秀阅读材料.

    大小：2.27MB | 2020-11-15 07:49:07
  • System Verilog Tutorials

    SystemVerilog是当前电路设计/仿真/验证的主流硬件描述语言.该资源为SystemVeri...

    大小：289.74KB | 2019-09-27 16:48:36