-
采用VHDL语言进行8b10b编解码代码的编写,在modelsim中进行RTL级仿真,得到仿真图
大小:9.23KB | 2020-05-18 12:06:11 -
采用verilog语言编写其代码。文件中有8位和16位并串转换代码和测试文件,其中8位并串转换有a和...
大小:2.44KB | 2019-06-05 13:11:36 -
大小:0 | 2018-12-07 09:57:05
Ta的上传资源列表