qq17127 这家伙很懒，什么也没写 资源：1 粉丝：0
+关注
Ta的上传资源列表
  • uart verilog

    分模块设计，使用modelsim仿真过，可以实现正确的收发功能，源代码都很齐全。

    大小：19KB | 2019-09-25 20:08:02