-
采用了ISE11.3，仿真工具使用modelsim6.5SE，将modelsim的编译优化关闭——设...
大小：568.95KB | 2020-01-12 05:29:32 -
32位浮点加法器VHDL源代码部分，双精度
大小：17.92KB | 2019-09-22 23:34:16
Ta的上传资源列表
采用了ISE11.3，仿真工具使用modelsim6.5SE，将modelsim的编译优化关闭——设...
32位浮点加法器VHDL源代码部分，双精度