ego 这家伙很懒，什么也没写 资源：1 粉丝：0
+关注
Ta的上传资源列表
  • 基于Verilog的数字计频器

    采用VerilogHDL语言在CPLD器件上实现了简易数字频率计的设计。测量频率在10～1MHz范围...

    大小：517.42KB | 2019-07-27 04:32:19