tom_85580 这家伙很懒，什么也没写 资源：1 粉丝：0
+关注
Ta的上传资源列表
  • 数字钟verilog加数码管

    基于FPGA的数字钟设计，完整工程有doc文档，verilog+数码管实现。

    大小：2.79MB | 2019-07-07 01:28:00