Verilog HDL异步设计与同步设计的时序分析 （1）理解亚稳态产生的物理意义（2）理解触发器本身的建立时间和保持时间以及异步复位恢复的概念（3）理... 大小：6.67MB | 2019-07-06 17:33:03
