-
在代码编写完毕后,需要借助于测试平台来验证所设计的模块是否满足要求。ISE提供了两种测试平台的建立方...
大小:335KB | 2019-09-27 16:48:26 -
可综合的VerilogHDL设计实例--简化的RISCCPU设计简介
大小:698.71KB | 2019-06-01 10:18:16
Ta的上传资源列表
在代码编写完毕后,需要借助于测试平台来验证所设计的模块是否满足要求。ISE提供了两种测试平台的建立方...
可综合的VerilogHDL设计实例--简化的RISCCPU设计简介