用VHDL语言的结构描述不考虑来自低位进位的半加器 数字逻辑与系统设计，转为用VHDL语言学习者，上机实验者，不能很好的用结构描述半加器所打造。 大小：22.15KB | 2019-05-31 11:46:44
