-
基于multisim13.0的自动增益控制器,根据输入信号的范围,自动调整增益大小
大小：247.52KB | 2020-10-30 07:19:51 -
基于verilog的任意时钟分频器，包括ucf管脚约束文件和时钟约束文件，只需要在FPGA上输入分频...
大小：970.75KB | 2019-05-31 11:47:07 -
Verilog语言编写的一个电子琴，主要功能包括弹奏、自动播放、上一曲/下一曲、暂停/播放、加速/减...
大小：1.54MB | 2019-05-28 14:39:23
Ta的上传资源列表