-
vhdl语言采用模块化进行数字频率计的设计,在一秒钟内进行计数
大小:37.38KB | 2019-06-04 11:11:23 -
利用模块化设计数字频率计,最大频率范围为10mhz稍微更改模块端口可扩大测量范围
大小:82.5KB | 2019-05-28 12:00:25
Ta的上传资源列表
vhdl语言采用模块化进行数字频率计的设计,在一秒钟内进行计数
利用模块化设计数字频率计,最大频率范围为10mhz稍微更改模块端口可扩大测量范围